- トライテックについて
- 会社概要
- ご挨拶
- 事業内容
- デジタルLSI事業
- IP(知的財産権)事業
- IPライブラリ
- 2倍速型JPEG圧縮コア
- フル・プログレッシブ対応2倍速JPEG伸長コア
- 2倍速型JPEG伸長コア
- JBIG伸長コア
- JBIG圧縮コア
- MH/MR/MM伸長コア
- MH/MR/MM圧縮コア
JBIG圧縮コア（TTJBE06）
特徴
○ITU-T勧告T.85準拠のJBIG圧縮処理を実行。
・ﾓﾃﾞﾙﾃﾝﾌﾟﾚｰﾄ、TP、AT、ｽﾄﾗｲﾌﾟの任意設定に対応した算術符号化処理が可能。
但し、主走査は65535画素、副走査は262143ﾗｲﾝが最大。・BID（Binary Image Data）内のﾏｰｶｰ処理をサポート。
○4種類の命令を実行可能。
・1ラインのJBIG圧縮処理
・Context RAMの初期化
・Context RAM及び内部ﾚｼﾞｽﾀ（算術符号関連）のｾｰﾌﾞ
・Context RAM及び内部ﾚｼﾞｽﾀ（算術符号関連）のﾛｰﾄﾞ
○独自ﾏｰｶｰ処理（ON/OFF選択可）を設け、SCｶｳﾝﾀ値の増大による処理速度低下を防止。
○1画素(1bit)の圧縮処理を1ｸﾛｯｸで実行可能。
0.18μASICライブラリで75Mpixel/sec（CLKの周波数＝75MHz）が実現可能。
○回路規模は、約40Kゲート。
また、ｺｱ外部にContext RAM（8×1Kwordの2ﾎﾟｰﾄRAM）と、
LNTP生成及び前/前々ﾗｲﾝの ﾃﾞｰﾀ供給用ﾗｲﾝﾒﾓﾘ（合計3ﾗｲﾝ相当）が必要。
用途
FAX、デジタルコピー、プリンター
JBIG圧縮コア（TTJBE06）の概略構成図 （クリックすると拡大）
■JBIG圧縮コア（TTJBE06）ダウンロード資料（PDF形式）
JBIG圧縮コア（TTJBE06）ダウンロード資料（PDF形式）134kb
