【2倍速JPEG圧縮コア（TTJPE07）】トライテック　-貴社のシステムLSIにトライテックのIPライセンシングをご提供します。-

2倍速JPEG圧縮コア（TTJPE07）

○T.81交換ﾌｫｰﾏｯﾄに準拠したﾍｯﾀﾞを自動生成可能

・各種ﾏｰｶｰ毎に自動生成時のｽｷｯﾌﾟOn/Off選択が可能

・ﾍｯﾀﾞ生成中にﾎｽﾄから任意ﾏｰｶｰ（APPnなど）を挿入可能

○T.81に準拠したJPEGｼｰｹﾝｼｬﾙ圧縮が可能

・基本DCT方式か、可逆方式に対応可能

・4:4:4、4:2:2、4:2:0、4:0:0のｻﾌﾞｻﾝﾌﾟﾘﾝｸﾞ形式に対応可能

・任意の量子化、ﾊﾌﾏﾝﾃｰﾌﾞﾙを設定可能

○T.81に準拠したJPEGﾌﾟﾛｸﾞﾚｯｼﾌﾞ圧縮（ｽﾍﾟｸﾄﾗﾙOnly）に利用可能

○量子化後のDCT演算精度は、±1LSB以下

○2成分(8bit×2)の圧縮処理を1ｸﾛｯｸで実行可能。

　　0.13μASICライブラリで100Mpixel/sec（4:2:2形式、CLKの周波数＝100MHz）が実現可能。

○回路規模は、約120Kゲート。

　　また、ｺｱ外部に量子化ﾃｰﾌﾞﾙ RAM（8×128word×2個）と、ﾊﾌﾏﾝﾃｰﾌﾞﾙRAM（8×512word）と、

　　ﾊﾞｯﾌｧRAM（24×32word×2個、32×32word×4個）が必要。

デジタルコピー、プリンター、デジタルカメラ